Технические разделы

Программируемая логическая интегральная схема

В ПЛИС происходит основная обработка входного сигнала (фильтрация, интерполяция, БПФ и т.д.) и получение выходного. Сигнал DRM имеет максимальную полосу пропускания 20 кГц, частота дискретизации звуковых частот 48 кГц. Следовательно основная обработка в нашем устройстве будет осуществляться на частоте дискретизации 48 кГц.

ПЛИС будет работать на тактовой частоте 98,304 МГц. В продаже удалось найти доступный фильтр только на частоту 98,304 МГц, кратную частоте 48 КГц. Также 98,304 МГц обеспечивает необходимый инженерный запас для сигналов КВ диапазона 1,5 - 30 МГц.

По техническому заданию был выбран ПЛИС компании Altera семейства Сyclone III. ПЛИСы компании Altera обеспечивают надёжность и многообразие функциональных возможностей, а также гарантируют низкое энергопотребление, являясь, таким образом, идеальными для экологичных, высокопродуктивных устройств и систем.

Ниже в таблице 2 представлены технические характеристики ПЛИС Altera Cyclone 3 EP3C25.

Табл.2

Кол-во логических элементов

24,624

Объем встроенного ОЗУ (Кбит)

594

Кол-во блоков встроенного ОЗУ

 

M9K (8 Кбит + 1024 бита четности)

66

Показатели быстродействия

-6, - 7, - 8

Поддержка синтезируемых процессорных ядер

NiosII, CortexM1,

 

ColdFire V1

Кол-во встроенных умножителей

 

18 x 18-бит / 9 x 9-бит

66/132

Кол-во глобальных и локальных

 

цепей тактирования

20

Кол-во PLL / выходов PLL

4/20

Размер конфигурационного файла (Мбит)

5.5

Поддерживаемые уровни напряжения

3.3, 3.0, 2.5,

ввода-вывода (В)

1.8, 1.5

Максимальная скорость обмена данными

 

по LVDS (Mbps) (Прием/Передача)

875/840

Кол-во каналов LVDS

79

Максимальная скорость передачи данных

 

по RSDS (Mbps)

360

Максимальная скорость передачи данных

 

по Mini-LVDS (Mbps)

400

Поддерживаемые интерфейсы внешней памяти

QDRII, DDR2,

 

DDR, SDR

Наличие IP-ядер контроллеров внешней памяти

+

Поддержка временным анализатором

+

Принципиальная схема ПЛИС представлена в Приложении 1 на рис.14,15,16.

Кодер-модулятор

Основная обработка сигнала на частоте 48 кГц осуществляется в кодер-модуляторе. Схема приведена на рис.5.

Рис.5

Для формирования сигнала на ПЛИС через RS232 передаются данные по MDI-интерфейсу. Для ПЛИС можно написать программный модуль - драйвер RS232. Входной буфер с выделителем каналов и исходных параметров используется для синхронизации с RS232, где передается MDI поток. В кодерах происходит помехоустойчивое кодирование информации и через символьный перемежитель сигнал поступает на OFDM-преобразователь. Далее формируются поднесущие. Количество поднесущих определяется в зависимости от режима работы (A,B,C,D). После происходит обратное преобразование Фурье и цифровый фильтр интерполятор переводит нас с частоты 48 кГц на частоту дискретизации 768 кГц. Далее осуществляется фильтрация сигнала.

Перейти на страницу: 1 2

Еще статьи по технике и технологиям

Система автоматического регулирования
регулятор система автоматический Одной из центральных задач теории автоматического управления является задача синтеза систем, в результате решения которой определяется состав, структура САУ и параметры всех ее устройств из условия удовле ...

Расчёт характеристик системы связи
Система связи состоит из источника дискретных сообщений, кодера источника, кодера канала, модулятора, линии связи, демодулятора, декодера канала, декодера источника и получателя сообщений. Определить характеристики системы: . Стат ...

© 2018 | www.techexpose.ru