Технические разделы

Система отображения информации

В качестве примера структурной схемы контроллера была выбрана структурная схема автоматизированной системы контроля (АСК) [7].

В таких системах необходимая информация об объекте контроля, формируется с помощью измерительных датчиков, установленных на нем. В микропроцессорных автоматизированных системах контроля выполняется обработка и промежуточное хранение информации, как в едином измерительном блоке системы, так и в местах, максимально приближенных к источнику информации.

Структурная схема АСК централизованного типа с внутренней магистралью приведена на рисунке 1.

Принцип объединения компонентов микроЭВМ и периферийных устройств с помощью общей магистрали позволяет легко модифицировать систему в соответствии с конкретными потребителями. Каждое устройство подключается к магистрали с помощью стандартного интерфейса. Основу схемы АСК составляет процессор, выполняющий функции преобразования поступающей с внешних датчиков (Д1…..ДN) информации и ее распределение по оконечным узлам.

АСК может быть выполнена на основе серийно выпускаемой микроЭВМ с собственной памятью данных, либо специализированная микроЭВМ, которая дополняется блоком ОЗУ, где хранятся информационные массивы, участвующие в обработке. Тип микропроцессорных схем и конкретные характеристики проектируемой системы накладывают особенности на структуру процессора.

Интерфейсные блоки - устройство ввода и устройство вывода ориентируются на стандартную форму обмена информацией по магистрали. В накопителе полученная информация сохраняется длительное время, а при регистраторе документируется. Пульт управления и контроля необходим для задания режима работы АСК, оперативного контроля хода измерений и, при необходимости, вмешательства в процедуру обработки информации.

Таймер синхронизирует работу всей системы, и его сигналы могут служить метками реального времени.

Следующим вариантом устройства на микропроцессоре является организация микросистемы на базе микроконтроллера К1810ВМ86 [7, С. 263].

Главной структурной особенностью современных МС является магистрально-модульный принцип их построения, регламентирующий способ межмодульных связей. Согласно этому принципу МС разбивается на ряд функционально-законченных устройств - модулей. Связь между модулями реализуется с помощью единой внутрисистемной магистрали, что подразумевает общий для всех модулей состав шин, единый способ представления информации на них и общие правила исполнения всех процедур передачи информации через шину.

На рисунке 2 представлена обобщенная схема МС на базе МП К1810ВМ86. Уникальным свойством этого микропроцессора является возможность выбора с помощью входа MN/MX одного из двух его рабочих режимов, в наибольшей степени подходящего к конкретному применению. В соответствии с этим меняется и логика работы контроллера шины.

Минимальный режим (MN/MX=1) оптимизирован для малых МС с одним процессором. Микропроцессор практически непосредственно обеспечивает управление системной магистралью И41.

Максимальный режим (MN/MX = 0) предназначен для создания мультипроцессорных систем различной конфигурации. В этом режиме МП формирует промежуточную локальную шину, для преобразования которой в системную магистраль И41 требуется более сложная логика. Данная логика реализуется однокристальным системным контроллером К1810ВК88.

В качестве генератора используется БИС К1810ГФ84 (ГФ84). Усиление и буферизация шины адреса выполняют три буферных регистра типа КР580ИР82/ИР83. Для двунаправленной буферизации шины данных могут быть использованы две микросхемы КР580ВА86/ВА87. Он также формирует системную магистраль, совместимую с магистралью И41, включая линию ВНЕ.

Один из практически возможных вариантов подключения к 16-разрядной внутримодульной магистрали типа И41 ПЗУ, ОЗУ статического типа, а также периферийных БИС ВВ приведен на рис. 2. Конфигурации такого вида могут быть применены для построения одноплатных микро-ЭВМ на базе МП К1810ВМ86.

Схема на рис. 2 включает устройство выборки БИС, которое генерирует сигналы выборки БИС СS и СЕ. Оперативная память и область ВВ содержат по два 8-разрядных банка каждый. Выбор банка осуществляется сигналами ВНЕ (Н-банк) и ADR0 (L-банк), в результате реализуется обмен либо байтами, либо словами. В состав интерфейса шины также входит логика подтверждения операции обмена, формирующая сигнал ХАСК, и логика запрета, основанная на сигналах INH1 и INH2. Сигналы подтверждения ХАСК и запрета INH1, INH2 формируются по схеме «монтажное ИЛИ».

В схеме использованы типовые варианты приборов памяти и ВВ. Микросхемы ПЗУ, так же как и периферийные БИС имеют линию ОЕ или RD для стробирования выхода при чтении данных. Интерфейсом такого типа обладают УСППЗУ серии К573 и ППЗУ серии К556, а также периферийные БИС ВВ серий КР580 и К1810. Вместе с тем большинство ОЗУ статического типа, например К541РУ1/РУ2, К537РУЗ, не имеют линии для приема команды чтения. Это усложняет логику их подключения к магистралям типа И41. Другой тип микросхем, например К537РУ8 или К537РУ9, имеющий вместе с линией выборки кристалла вход ОЕ для команды чтения, подключается к шине так же, как БИС ВВ.

Еще статьи по технике и технологиям

Формирователь OFDM сигнала на плис стандарта 802.16d
Ни для кого не секрет, что в наше время использование беспроводной передачи информации приобрело огромные масштабы, но с чего же все началось? Началось все с внедрения сотовой связи в 1990 году, коммерческое использование началось ...

Расчет надежности радиоэлектронных устройств
Оценка показателей надежности радиоэлектронных устройств (РЭУ) является обязательной процедурой, выполняемой на этапе проектирования аппаратуры. Актуальность задач по расчету надежности объясняется тем, что они дают ответ на вопрос о ц ...

© 2021 | www.techexpose.ru